1，首先解释下为什么1nf电容会把波形整体拉下来？其实如果大家理解了电容在低频是高阻抗，衰减很大就能理解了，长“0”或者长“1”就是属于码型中很低频的组成部分，这样的话它的幅度就很小，所谓幅度就是相对0电位的大小，所以就是很低，那高频不怎么受电容衰减的影响，因此长“1”之后的那一位高频的“0”幅度依然很高，因此就呈现出整体拉下来的情况了；
2，当然我们能碰到的问题，行业在制定这个标准时也想到了，因此我们除了电容的大小不能太小来保证之外，还在硬件端加入了一些功能，例如像我们的PCIE4.0的协议就加入了扰码的功能---128B/128B编码方式，当然像更低一点的PCIE2.0的话，就用开销很大的8B/10B编码，
虽然电容很小很小，但是其S21参数受到贴片焊盘，焊锡等寄生参数影响，在一定频率后会猛减。所以电容越小不一定越好。用编码可以去除长零长一带来的影响，比如以太网用曼彻斯特码，网线的通信距离挺长的。
大道至简：身轻如燕则高效灵活，但难免定力不足；大力出奇迹则可稳如泰山，但难免笨重，行至半路不易调整姿势。交流耦合电容的选择无非也是面临这两个问题：直流平衡和基线漂移。电容大了，基线不容易漂，但达到直流平衡的时间会变长，导致链路编码设计时需要更长的前导码。电容小了，可以很快达到直流平衡，但基线很容易飘走，那么在链路编码设计时，就只能采用更短的平衡编码，避免出现长0或者长1。两者最终都将导致编码效率降低，所以折中最好。
1、幅值被拉下来：电容的特性通高频阻低频造成的，1nF的电容和220nF的低频段的截止频率不一样，1nF电容对低频分量影响更大。
2、长0或者长1：其实应对措施还是挺多的，比如，改变编码方式，如8b10b；改变码型，采用归零码；采用位填充机制（CAN CAN-FD 就是这样的）。
客服1